FLIP-FLOP

A .Defenisi flip-flop

Flip-flop merupakan rangkaian digital yang digunakan untuk menyimpan satu bit data secara semi permanen sampai ada suatu eksekusi untuk menghapus atau mengganti isi dari bit yang tersimpan.Flip-flop juga merupakan jenis multivibrator yang mempunyai dua keadaan stabil atau di sebut Bistobil Multivibrtor.flip-flop atau lacth merupakan sirkuit elektronik yang memiliki dua arus stabil dan dapat di gunakan untuk menyimpan informasi.   Sebuah flip-flop merupakan multivibrator-dwistabil           Sirkuit dapat dibuat untuk mengubah arus dengan sinyal yang dimasukkan pada satu atau lebih input kontrol dan akan memiliki satu atau dua output. Ini merupakan elemen penyimpanan dasar pada Logika Sekuensial.      Flip-flop dan latch merupakan bangunan penting dalam sistem elektronik digital yang digunakan pada komputer, komunikasi dan tipe lain dari sistem. Flip-flop dan latch digunakan sebagai elemen penyimpan data, seperti penyimpan data yang dapat digunakan untuk menyimpan memori, seperti sirkuit yang dijelaskan pada logika sekuensial.Flip-flops juga dapat digunakan untuk menghitung detak, dan untuk mengsinkronisasikan input signal waktu variable untuk beberapa signal waktu yang direferensi.Flip-flop dan latch digunakan sebagai elemen penyimpanan data.Penyimpanan data ini digunakan untuk menyimpan state (keadaan) pada ilmu komputer, dan sirkuit ini merupakan logika sekuensial Sirkuit juga dapat digunakan untuk menghitung bunyi teratur dan sinkronisasi sinyal.          Rangkaian Flip flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.           Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial. Nama lain dari flip-flop adalah multivibrator bistabil.       Multivibrator adalah suatu rangkaian regeneratif dengan dua buah piranti aktif, yang dirancang sedemikian sehingga salah satu piranti bersifat menghantar pada saat piranti lain terpancung.         Dalam rangakain flip-flop, terdapat flip-flop yang tidak menggunakan clock seperti RS latch dan D latch. Sedangakan yang menggunakan clock adalah RS flip-flop, D flip-flop, dan JK flip-flop.“Clock adalah sinyal yang memiliki periode yang dapat digunakan untuk mengatur urutan sinkronisasi pada rangkaian digital.”       1.    RS Latch dan RS Flip-flop             Perbedaan antara RS latch dan RS flip-flop terletak pada ada atau tidaknya input pulsa clock ke dalam rangkaian. Pada RS flip-flop, pulsa clock digunakan untuk sinkronisasi terhadap kerja rangkaian, sedangakan hasil output akan sama. Di bawah ini adalah tabel keadaannya. Present State Input Next State Q R S Q Q’ 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 1 1 1 1 1 0
Persamaan karakteristik RS flip-flop : Q = S + R’q     2.   D Latch dan D flip-flop             D Latch intinya sama dengan RS flip-flop, tetapi yang membedakan adalah R dan S dibuat dengan mempunyai nilai yang berlawanan dan sebuah input D. Pada D latch pulsa clock diganti dengan tambahan gerbang yang merupakan enable gate. Di bawah ini adalah gambar logika dan tabel kebenaran dari D latch. D G Q Q’ X 0 Q q’ 0 1 0 1 1 1 1 0             Pada D flip-flop juga intinya sama dengan RS flip-flop, namun sama juga dengan D latch yang inputnya dibuat dengan mempunyai nilai yang berlawanan. Yang membedakan D latch dengan D flip-flop adalah D flip-flop memiliki pulsa clock dalam rangkaiannya. Output yang dihasilkan akan berganti saat terjadi transisi kondisi clock. Transisi kondisi ini ada dua macam, yaitu possitive edge trigerring yang artinya transisi kondisi clock dari L ke H dan negative edge trigerring yang artinya transisi kondisi clock dari H ke L. Di bawah ini adalah gambar logika dan tabel kebenaran dari D flip-flop. q (present state) D Q (next state) Q’(next state) 0 0 0 1 0 1 1 0 1 0 0 1 1 1 1 0   Persamaan karakteristik D flip-flop : Q = D 3.    JK Flip-flop             JK flip-flop tidak mempunyai banyak perbedaan dengan RS flip-flop, tetapi suatu keunggulan dari JK flip-flop yang tidak dimiliki flip-flop lain adalah mempunyai kondisi toogle. Toogle adalah suatu kondisi dimana ketika input dari J dan K keduanya bernilai “1”, maka outputnya akan berganti-ganti “0” dan “1” setiap transisi kondisi clocknya. Di bawah ini adalah gambar logika dan tabel keadaan dari JK flip-flop. q (present state) J K Q (next state) 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 Persamaan karakteristik JK flip-flop : Q = Jq’ + K’q   B .Karakteristik Flip-flop Flip-flop memiliki 2 karakteristik, yaitu: 1.   Flip-flop yang merupakan peralatan bistable yang berarti memiliki dua kondisi tetap yaitu “0” dan “1”. Rangkaian ini dapat menyimpan dan mengingat suatu informasi bit binner yang mengakibatkan apabila suatu sinyal input membuat kondisi “1” maka kondisi “1” ini akan terus disimpan hingga ada sinyal input baru yang mengubahnya menjadi “0” atau dari “0” menjadi “1”. Flip-flop yang mempunyai dua output yang salah satu outputnya merupakan komplemen output yang lain. 

C .Jenis-jenis Flip-flop

 1.)  RS flip-flop

       

 Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain.Flip-flop ini mempunyai 2 masukan: satu disebut S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R (RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0). Flipflop RS dapat dibentuk dari dua gerbang NOR atau dua gerbang NAND.

2.) JK flip-flop

Flip-flop JK yang diberi nama berdasarkan nama masukannya, yaitu J dan K. Flip-flop ini mengatasi kelemahan flip-flop RS, yang tidak mengizinkan pemberian masukan R=S= 1, dengan meng-AND-kan masukan dari luar dengan keluaran.flip-flop JK ini bekerja tak serempak. Untuk memperoleh flip-flop JK yang dapat bekerja serempak dengan rangkaian lain perlu ditambahkan kelengkapan untuk penabuhan (clocking). Ini dapat dilakukan dengan meng-AND-kan pulsa CP (clock Pulse) dengan masukan K dan J seperti yang ditunjukkan pada Gambar 6.8. Perlu dicatat bahwa untuk flip-flop yang peka terhadap perubahan pulsa negatif, pada masukan CP diberikan lingkaran kecil seperti pada NOR dan NAND.

3.) D flip-flop

Nama flip-flop ini berasal dari Delay. Flip-flop ini mempunyai hanya satu masukan, yaitu D. Jenis flip-flop ini sangat banyak dipakai sebagai sel memori dalam komputer. Pada umumnya flip-flop ini dilengkapi masukan penabuh.Dapat dilihat bahwa sebenarnya flip-flop D berfungsi seperti apa yang dilakukan oleh flip-flop JK bila masukan masukan K dihubungkan dengan komplemen masukan J.

           

 4.) T flip-flop

Nama flip-flop T diambil dari sifatnya yang selalu berubah keadaan setiapada sinyal pemicu (trigger) pada masukannya. Input T merupakan satu-satunyamasukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua,seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari skalar toggle/pasak).Flip-flop T dapat disusun dari satu flip-flop RS dan dua gerbang AND.

     

    5.) CRS flip-flop    

       

RS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

D.Prinsip kerja Flip-flop

1.      1 . Jika clock bernilai rendah (0) maka flip-flop J-K master akan tidak aktif, tetapi karena input clock flip-flop J-K slave merupakan komplemen dari clock flip-flop master maka flip-flop slave menjadi aktif, dan outputnya mengikuti output flip-flop J-K master.

2.      Jika clock bernilai tinggi (1), flip-flop master aktif sehinga outputnya tergantung pada input J dan K, pada sisi lain flip-flop slave menjadi tidak aktif karena clock pemicunya bernilai rendah (0).

3.      Pada saat sinyal detak berada pada tingkat tinggi, master-nya yang aktif dan slave-nya tidak aktif.

4.      Pada saat sinyal detak berada pada tingkat rendah, master-nya yang tidak aktif dan slave-nya yang aktif.

5.      Jika input J diberikan bersama-sama dengan tepi naik pulsa pemicu, flip-flop master akan bekerja terlebih dahulu memantapkan inputnya selama munculnya tepi naik sampai clock bernilai rendah (0).

6.      Setelah clock bernilai rendah (0),flip-flop master akan tidak aktif dan flip-flop slave bekerja menstransfer keadaan output flip-flopmaster keoutput flip-flop slave yang merupakan output flip-flop secarakeseluruhan.

   Contoh penggunaan Flip-flop dalam sebuah rangkaian:

                                            

                                        ini adalah penggunaan Flip-flop pada traffic led.

                                            penggunaan flip-flop pada digital works.